DIGITAL - ANALOG WANDLER

Die Aufgabe eines Digital-Analog Umsetzers ist es, eine Zahl in eine dazu proportionale Spannung umzuwandeln.

1. Verfahren:

1.1. Parallelverfahren

Das Parallelverfahren stellt über einen Spannungsteiler alle möglichen Spannungen bereit. Ein Decoder schließt den jenigen Schalter, dem die gewünschte Ausgangs­spannung zugeordnet ist.

1.2. Zählverfahren

Das Zählverfahren erfordert nur einen einzigen Schalter. Er wird periodisch geöffnet und geschlossen. Sein Tastverhältnis wird mit Hilfe eines Pulsbreitenmodulators so eingestellt, daß der arithmetische Mittelwert der Ausgangsspannung den gewünschten Wert annimmt.

1.3. Wägeverfahren

Beim Wägeverfahren ist jedem Bit ein Schalter zugewiesen. Über entsprechend gewichtete Widerstände wird dann die Ausgangsspannung aufsummiert.

DA-Wandler nach dem Wägeverfahren haben die größte Bedeutung, da sie viele verschiedene Realiesierungsmöglichkeiten bieten.

1.3.1. Summation gewichteter Ströme

Die Ausgangsspannung dieser Schaltung entsteht durch den Spannungsabfall am Widerstand R_FB, der vom Summenstrom I_K durchflossen wird. Die Widerstände sind so dimensioniert, daß durch sie bei geschlossenem Schalter, ein dem Stellenwert entsprechender Strom fließt. Die Schalter werden geschlossen, wenn in der betreffenden Stelle eine 1 auftritt. Durch die Gegenkopplung des OPVs bleibt der Summationspunkt auf Massepotential. Die Teilströme werden dadurch ohne gegenseitige Beeinflussung aufsummiert.

allgemein:                  

T                      

1.3.2. Umsetzer mit Wechselschaltern

Der Nachteil der Schaltung aus 1.3.1. ist, daß die Schalter einen großen Spannungs­hub überwinden müssen, weil das an den Schaltern anliegende Potential zwischen U_ref und (virtueller) Masse schwankt. Bei jedem Schaltvorgang müßten die parasitären Kapazitäten umgeladen werden. Ein weiterer Vorteil beim Einsatz von Wechselschaltern ist die nun konstante Belastung der Referenzspannungsquelle, wodurch dessen Innenwiderstand nicht null sein muß. Der Strom durch die Widerstände bleibt zu jedem Zeitpunkt gleich.

Das Prinzip der Schaltung bleibt jedoch gleich:

1.3.3. Leiternetzwerk

Die großen Unterschiede der Widerstandswerte sind bei der Herstellung von DACs in ICs problematisch. Die Realisierung wird dadurch durch fortgesetzte Spannungs­teilung mit Hilfe eines Leiternetzwerks durchgeführt. In diesem Leiternetzwerk werden lediglich Widerstände mit den Werten R und 2R verwendet.

Die Ausgangsspannung ist wieder:

1.3.4. Leiternetzwerk zur Dekadenkopplung

Zur Umsetzung von BCD-Zahlen verwendet man für jede Dezimalstelle einen beliebigen vierstelligen DAC und verbindet sie mit einem Leiternetzwerk, das von Stufe zu Stufe eine Abschwächung von 1/10 bewirkt.

Für 4 Dekaden ergibt sich:

1.3.5. DA-Umsetzer in Bipolartechnologie

In Bipolartechnik lassen sich sehr einfach Konstantstromquellen erzeugen. Die Ströme der Quellen sind nach Stellenwert gewichtet. Ist die betreffende Dualstelle 1, gelangt der zugehörige Strom an den Ausgang, wo er mit den Strömen der anderen Stellen summiert wird.

1.3.6. Verarbeitung vorzeichenbehafteter Zahlen

Zur Eingabe negativer Zahlen (bei 8bit -128 bis +127) in den DA-Wandler verschiebt man den Zahlenbereich durch Addition von 128 nach 0 bis 255. Zahlen über 128 sind positiv zu werten, Zahlen unter 128 als negativ, 128 bedeutet 0. Diese Addition von 128 wird durch Negation des Vorzeichenbits (bei negativem Vorzeichen ist das  Vorzeichenbit=1) vorgenommen.

Um eine Ausgangsspannung mit dem richtigen Vorzeichen zu bekommen, macht man die Addition des Offsets wieder rückgängig, indem man auf der Analogseite subtrahiert, wozu der Summierer (OPV 2) dient.

Er bildet die Ausgangsspannung:

2. Genauigkeit von DA-Umsetzern

2.1. Statische Kenngrößen:

Der Nullpunktsfehler eines DACs wird durch die Sperrströme bestimmt, die durch den geöffneten Schalter fließen.

Der Vollausschlagsfehler wird einerseits durch die Widerstände der geschlossenen Schalter und andererseits durch die Genauigkeit des Gegenkopplungswiderstands bestimmt.

Beide Fehler lassen sich weitgehend durch Abgleich beseitigen.

Die Nichtlinearität läßt sich hingegen nicht abgleichen. Sie gibt an, um wieviel eine Stufe im ungünstigsten Fall größer oder kleiner als 1 LSB ist.

Im Bild unten links ist der Fall einer Linearität von dargestellt. Der kritische Fall liegt dabei in der Bereichsmitte: Wenn nur das höchste Bit 1 ist, fließt der Strom über einen einzigen Schalter. Erniedrigt man die Zahl um 1, muß über alle niederen Schalter zusammen ein um I_LSB kleinerer Strom fließen.

Ist der Linearitätsfehler größer als 1 LSB, kehrt sich die Tendenz um. Dann sinkt die Spannung ab, wenn man die Zahl um 1 erhöht. Einen derartigen Fehler nennt man Monotonie-Fehler (siehe Bild oben rechts).

Die meisten DACs sind so ausgelegt, daß ihre Nichtlinearität nicht überschreitet, da sonst das niedrigste Bit wertlos wird.

2.2. Dynamische Kenngrößen:

Die Einschwingzeit gibt an, wie lange es nach der Umschaltung der Zahl von 0 auf Z_max dauert, bis das Ausgangssignal mit einer Genauigkeit von den stationären Zustand erreicht hat. Der Bezug auf bewirkt, daß DACs mit der selben Zeitkonstante bei einer höheren Auflösung langsamer einschwingen.

Beim Übergang von einer Zahl auf die andere können Störimpulse sogenannte Glitche entstehen. Ihre Ursache liegt meist nur zu einem kleinen Teil in den Ansteuersignalen, die über die Schalter kapazitiv an den Ausgang gelangen. Große Glitche entstehen dann, wenn die Schalter im DAC nicht gleichzeitig schalten. Der kritische Punkt ist dabei wieder die Bereichsmitte: Wenn das höchste Bit (MSB) 1 ist, fließt der Strom nur durch einen einzigen Schalter. Erniedrigt man die Zahl um 1, öffnet sich der Schalter des MSB und alle anderen schließen sich. Wenn sich der Schalter für das MSB öffnet, bevor sich alle anderen Schalter geschlossen haben, geht die Ausgangsspannung kurzzeitig auf 0. Öffnet sich der Schalter für das MSB etwas zu spät, geht das Ausgangssignal kurzzeitig auf Vollausschlag. Auf diese Weise können Impulse mit der Amplitude des halben Bereichs auftreten.

Das Bild zeigt den Fall, daß sich die Schalter schneller schließen als öffnen.

Da die Glitche kurze Impulse sind, lassen sie sich mit einem Tiefpaß verkleinern. Dadurch werden sie aber entsprechend länger (Spannungs-Zeit-Fläche bleibt konstant) und die Einschwingzeit wird größer.

Deglitcher sind speziell für diesen Zweck dimensionierte Abtast-Halte-Glieder, die während der Glitchphase in den Haltezustand versetzt werden und dadurch den Glitch ausblenden.

Glitcharme DACs besitzen einen internen flankengetriggerten Datenspeicher für die Zahl Z, um sicherzustellen, daß die Ansteuersignale gleichzeitig an alle Scahlter gelangen. (Es gibt auch DACs die für die höchsten, kritischten Bits das Parallel­verfahren einstzen, das ohne Zusatzschaltungen glitchfrei ist.)